Penjelasan lengkap mengenai proses pembuatan cip (2/2): dari wafer ke pembungkusan dan ujian

Pembuatan setiap produk semikonduktor memerlukan beratus -ratus proses, dan keseluruhan proses pembuatan dibahagikan kepada lapan langkah:Pemprosesan Wafer - Pengoksidaan - Photolithography - Etching - Pemendapan Filem Nipis - Interkoneksi - Ujian - Pembungkusan.

---

Langkah 5: Pemendapan filem nipis

Untuk membuat peranti mikro di dalam cip, kita perlu terus mendepositkan lapisan filem nipis dan mengeluarkan bahagian yang berlebihan dengan etsa, dan juga menambah beberapa bahan untuk memisahkan peranti yang berbeza. Setiap transistor atau sel memori dibina langkah demi langkah melalui proses di atas. "Filem nipis" yang kita bicarakan di sini merujuk kepada "filem" dengan ketebalan kurang dari 1 mikron (μm, satu juta meter) yang tidak dapat dihasilkan oleh kaedah pemprosesan mekanikal biasa. Proses meletakkan filem yang mengandungi unit molekul atau atom yang diperlukan pada wafer adalah "pemendapan".

Untuk membentuk struktur semikonduktor pelbagai lapisan, kita perlu terlebih dahulu membuat timbunan peranti, iaitu, secara bergantian menyusun pelbagai lapisan filem nipis (konduktif) dan filem dielektrik (penebat) di permukaan wafer, dan kemudian mengeluarkan bahagian-bahagian yang berlebihan melalui proses etching berulang untuk membentuk struktur tiga dimensi. Teknik yang boleh digunakan untuk proses pemendapan termasuk pemendapan wap kimia (CVD), pemendapan lapisan atom (ALD), dan pemendapan wap fizikal (PVD), dan kaedah menggunakan teknik ini boleh dibahagikan kepada pemendapan kering dan basah.

Pemendapan Wap Kimia (CVD)

Dalam pemendapan wap kimia, gas prekursor bertindak balas dalam ruang tindak balas untuk membentuk filem nipis yang melekat pada permukaan wafer dan produk sampingan yang dipam keluar dari ruang. Pemendapan wap kimia yang dipertingkatkan plasma menggunakan plasma untuk menghasilkan gas reaktan. Kaedah ini mengurangkan suhu tindak balas, menjadikannya sesuai untuk struktur sensitif suhu. Menggunakan plasma juga boleh mengurangkan bilangan deposisi, sering menyebabkan filem berkualiti tinggi.

Pemendapan Lapisan Atom (ALD)

Pemendapan lapisan atom membentuk filem nipis dengan mendepositkan hanya beberapa lapisan atom pada satu masa. Kunci untuk kaedah ini adalah untuk mengikat langkah -langkah bebas yang dilakukan dalam susunan tertentu dan mengekalkan kawalan yang baik. Melapisi permukaan wafer dengan prekursor adalah langkah pertama, dan kemudian gas yang berbeza diperkenalkan untuk bertindak balas dengan prekursor untuk membentuk bahan yang dikehendaki pada permukaan wafer.

Pemendapan Wap Fizikal (PVD)

Seperti namanya, pemendapan wap fizikal merujuk kepada pembentukan filem nipis dengan cara fizikal. Sputtering adalah kaedah pemendapan wap fizikal yang menggunakan plasma argon untuk atom sputter dari sasaran dan mendepositkannya di permukaan wafer untuk membentuk filem nipis. Dalam sesetengah kes, filem yang didepositkan boleh dirawat dan diperbaiki melalui teknik seperti rawatan terma ultraviolet (UVTP).

Langkah 6: Sambungan

Kekonduksian semikonduktor adalah antara konduktor dan bukan konduktor (iaitu penebat), yang membolehkan kita mengawal sepenuhnya aliran elektrik. Litografi berasaskan wafer, etsa dan proses pemendapan boleh membina komponen seperti transistor, tetapi mereka perlu disambungkan untuk membolehkan penghantaran dan penerimaan kuasa dan isyarat.

Logam digunakan untuk interkoneksi litar kerana kekonduksian mereka. Logam yang digunakan untuk semikonduktor perlu memenuhi syarat -syarat berikut:

· Resistivity yang rendah: Oleh kerana litar logam perlu lulus arus, logam di dalamnya harus mempunyai rintangan yang rendah.

· Kestabilan termokimia: Sifat -sifat bahan logam mesti kekal tidak berubah semasa proses interkoneksi logam.

· Kebolehpercayaan yang tinggi: Apabila teknologi litar bersepadu berkembang, walaupun sedikit bahan interkoneksi logam mesti mempunyai ketahanan yang mencukupi.

· Kos pembuatan: Walaupun tiga syarat pertama dipenuhi, kos bahan terlalu tinggi untuk memenuhi keperluan pengeluaran besar -besaran.

Proses interkoneksi terutamanya menggunakan dua bahan, aluminium dan tembaga.

Proses interkoneksi aluminium

Proses interkoneksi aluminium bermula dengan pemendapan aluminium, aplikasi photoresist, pendedahan dan pembangunan, diikuti dengan etsa untuk secara selektif menghapuskan sebarang aluminium dan photoresist yang berlebihan sebelum memasuki proses pengoksidaan. Selepas langkah -langkah di atas selesai, proses fotolitografi, etsa dan pemendapan diulang sehingga interkoneksi selesai.

Sebagai tambahan kepada kekonduksian yang sangat baik, aluminium juga mudah untuk photolithograph, etch dan deposit. Di samping itu, ia mempunyai kos rendah dan lekatan yang baik untuk filem oksida. Kelemahannya adalah mudah untuk menghancurkan dan mempunyai titik lebur yang rendah. Di samping itu, untuk mengelakkan aluminium daripada bertindak balas dengan silikon dan menyebabkan masalah sambungan, deposit logam perlu ditambah untuk memisahkan aluminium dari wafer. Deposit ini dipanggil "halangan logam".

Litar aluminium dibentuk oleh pemendapan. Selepas wafer memasuki ruang vakum, filem nipis yang dibentuk oleh zarah aluminium akan mematuhi wafer. Proses ini dipanggil "pemendapan wap (VD)", yang termasuk pemendapan wap kimia dan pemendapan wap fizikal.

Proses interkoneksi tembaga

Oleh kerana proses semikonduktor menjadi lebih canggih dan saiz peranti mengecut, kelajuan sambungan dan sifat elektrik litar aluminium tidak lagi mencukupi, dan konduktor baru yang memenuhi kedua -dua saiz dan keperluan kos diperlukan. Alasan pertama tembaga boleh menggantikan aluminium ialah ia mempunyai rintangan yang lebih rendah, yang membolehkan kelajuan sambungan peranti yang lebih cepat. Tembaga juga lebih dipercayai kerana ia lebih tahan terhadap elektromigrasi, pergerakan ion logam apabila arus mengalir melalui logam, daripada aluminium.

Walau bagaimanapun, tembaga tidak mudah membentuk sebatian, menjadikannya sukar untuk menguap dan mengeluarkan dari permukaan wafer. Untuk menangani masalah ini, bukannya etsa tembaga, kita deposit dan bahan dielektrik etch, yang membentuk corak garis logam yang terdiri daripada parit dan vias di mana diperlukan, dan kemudian mengisi "corak" yang disebutkan di atas dengan tembaga untuk mencapai interkoneksi, proses yang disebut "damascene".

Oleh kerana atom tembaga terus meresap ke dalam dielektrik, penebat kedua berkurangan dan mewujudkan lapisan penghalang yang menghalang atom tembaga dari penyebaran selanjutnya. Lapisan benih tembaga nipis kemudian dibentuk pada lapisan penghalang. Langkah ini membolehkan elektroplating, iaitu pengisian corak nisbah aspek yang tinggi dengan tembaga. Selepas mengisi, tembaga yang berlebihan boleh dikeluarkan oleh penggilap mekanikal kimia logam (CMP). Selepas selesai, filem oksida boleh didepositkan, dan filem yang berlebihan boleh dikeluarkan oleh fotolitografi dan proses etsa. Proses di atas perlu diulang sehingga interkoneksi tembaga selesai.

Dari perbandingan di atas, dapat dilihat bahawa perbezaan antara interkoneksi tembaga dan interkoneksi aluminium adalah bahawa tembaga berlebihan dikeluarkan oleh CMP logam dan bukannya etsa.

Langkah 7: Ujian

Matlamat utama ujian adalah untuk mengesahkan sama ada kualiti cip semikonduktor memenuhi standard tertentu, untuk menghapuskan produk yang cacat dan meningkatkan kebolehpercayaan cip. Di samping itu, produk yang rosak diuji tidak akan memasuki langkah pembungkusan, yang membantu menjimatkan kos dan masa. Sorting mati elektronik (eds) adalah kaedah ujian untuk wafer.

EDS adalah proses yang mengesahkan ciri -ciri elektrik setiap cip dalam keadaan wafer dan dengan itu meningkatkan hasil semikonduktor. EDs boleh dibahagikan kepada lima langkah, seperti berikut:

01 Pemantauan Parameter Elektrik (EPM)

EPM adalah langkah pertama dalam ujian cip semikonduktor. Langkah ini akan menguji setiap peranti (termasuk transistor, kapasitor, dan diod) yang diperlukan untuk litar bersepadu semikonduktor untuk memastikan parameter elektrik mereka memenuhi piawaian. Fungsi utama EPM adalah untuk menyediakan data ciri elektrik yang diukur, yang akan digunakan untuk meningkatkan kecekapan proses pembuatan semikonduktor dan prestasi produk (bukan untuk mengesan produk yang cacat).

02 Ujian Penuaan Wafer

Kadar kecacatan semikonduktor berasal dari dua aspek, iaitu kadar kecacatan pembuatan (lebih tinggi pada peringkat awal) dan kadar kecacatan dalam keseluruhan kitaran hayat. Ujian penuaan wafer merujuk kepada menguji wafer di bawah suhu tertentu dan voltan AC/DC untuk mengetahui produk yang mungkin mengalami kecacatan pada peringkat awal, iaitu, untuk meningkatkan kebolehpercayaan produk akhir dengan menemui kecacatan yang berpotensi.

03 Pengesanan

Selepas ujian penuaan selesai, cip semikonduktor perlu disambungkan ke peranti ujian dengan kad probe, dan kemudian ujian suhu, kelajuan dan gerakan boleh dilakukan pada wafer untuk mengesahkan fungsi semikonduktor yang berkaitan. Sila lihat jadual untuk keterangan langkah -langkah ujian tertentu.

04 Pembaikan

Pembaikan adalah langkah ujian yang paling penting kerana beberapa cip yang cacat boleh dibaiki dengan menggantikan komponen yang bermasalah.

05 dotting

Cip yang gagal ujian elektrik telah disusun dalam langkah -langkah sebelumnya, tetapi mereka masih perlu ditandakan untuk membezakannya. Pada masa lalu, kita perlu menandakan cip yang cacat dengan dakwat khas untuk memastikan bahawa mereka dapat dikenal pasti dengan mata kasar, tetapi kini sistem secara automatik menyusunnya mengikut nilai data ujian.

Langkah 8: Pembungkusan

Selepas beberapa proses sebelumnya, wafer akan membentuk cip persegi saiz yang sama (juga dikenali sebagai "cip tunggal"). Perkara seterusnya yang perlu dilakukan ialah mendapatkan cip individu dengan memotong. Cip yang baru dipotong sangat rapuh dan tidak dapat menukar isyarat elektrik, jadi mereka perlu diproses secara berasingan. Proses ini adalah pembungkusan, yang termasuk membentuk shell pelindung di luar cip semikonduktor dan membolehkan mereka menukar isyarat elektrik dengan luar. Keseluruhan proses pembungkusan dibahagikan kepada lima langkah, iaitu sawit wafer, lampiran cip tunggal, interkoneksi, pengacuan dan ujian pembungkusan.

01 Wafer Sighting

Untuk memotong cip padat yang banyak dari wafer, kita mesti terlebih dahulu "mengisar" belakang wafer sehingga ketebalannya memenuhi keperluan proses pembungkusan. Selepas pengisaran, kita boleh memotong garis penulis pada wafer sehingga cip semikonduktor dipisahkan.

Terdapat tiga jenis teknologi sawit wafer: pemotongan bilah, pemotongan laser dan pemotongan plasma. Dicing pisau adalah penggunaan bilah berlian untuk memotong wafer, yang terdedah kepada haba dan serpihan geseran dan dengan itu merosakkan wafer. Dicing laser mempunyai ketepatan yang lebih tinggi dan dengan mudah boleh mengendalikan wafer dengan ketebalan nipis atau jarak garis penulis kecil. Plasma Dicing menggunakan prinsip etsa plasma, jadi teknologi ini juga boleh digunakan walaupun jarak garis penulis adalah sangat kecil.

02 lampiran wafer tunggal

Selepas semua cip dipisahkan dari wafer, kita perlu melampirkan cip individu (wafer tunggal) ke substrat (bingkai plumbum). Fungsi substrat adalah untuk melindungi cip semikonduktor dan membolehkan mereka menukar isyarat elektrik dengan litar luaran. Pelekat pita cecair atau pepejal boleh digunakan untuk melampirkan cip.

03 Interconnection

Selepas melampirkan cip ke substrat, kita juga perlu menyambungkan titik hubungan kedua -dua untuk mencapai pertukaran isyarat elektrik. Terdapat dua kaedah sambungan yang boleh digunakan dalam langkah ini: ikatan wayar menggunakan wayar logam nipis dan ikatan cip flip menggunakan blok emas sfera atau blok timah. Ikatan wayar adalah kaedah tradisional, dan teknologi ikatan cip flip dapat mempercepat pembuatan semikonduktor.

04 membentuk

Selepas melengkapkan sambungan cip semikonduktor, proses pencetakan diperlukan untuk menambah pakej ke luar cip untuk melindungi litar bersepadu semikonduktor dari keadaan luaran seperti suhu dan kelembapan. Selepas acuan pakej dibuat seperti yang diperlukan, kita perlu meletakkan cip semikonduktor dan sebatian cetakan epoksi (EMC) ke dalam acuan dan menutupnya. Cip yang dimeteraikan adalah bentuk akhir.

05 Ujian Pembungkusan

Cip yang sudah mempunyai bentuk akhir mereka juga mesti lulus ujian kecacatan akhir. Semua cip semikonduktor selesai yang memasuki ujian akhir selesai cip semikonduktor. Mereka akan diletakkan di dalam peralatan ujian dan menetapkan keadaan yang berbeza seperti voltan, suhu dan kelembapan untuk ujian elektrik, fungsi dan kelajuan. Hasil ujian ini boleh digunakan untuk mencari kecacatan dan meningkatkan kualiti produk dan kecekapan pengeluaran.

Evolusi teknologi pembungkusan

Apabila saiz cip berkurangan dan keperluan prestasi meningkat, pembungkusan telah menjalani banyak inovasi teknologi dalam beberapa tahun kebelakangan ini. Sesetengah teknologi pembungkusan berorientasikan masa depan dan penyelesaian termasuk penggunaan pemendapan untuk proses back-end tradisional seperti pembungkusan peringkat wafer (WLP), teknologi bumping dan lapisan pengagihan semula (RDL), serta teknologi etsa dan pembersihan untuk pembuatan wafer front-end.

Apakah pembungkusan lanjutan?

Pembungkusan tradisional memerlukan setiap cip dipotong dari wafer dan diletakkan dalam acuan. Pembungkusan peringkat wafer (WLP) adalah sejenis teknologi pembungkusan lanjutan, yang merujuk kepada pembungkusan langsung cip yang masih di wafer. Proses WLP adalah untuk membungkus dan menguji terlebih dahulu, dan kemudian memisahkan semua cip yang terbentuk dari wafer pada satu masa. Berbanding dengan pembungkusan tradisional, kelebihan WLP adalah kos pengeluaran yang lebih rendah.

Pembungkusan lanjutan boleh dibahagikan kepada pembungkusan 2D, pembungkusan 2.5D dan pembungkusan 3D.

Pembungkusan 2D yang lebih kecil

Seperti yang dinyatakan sebelum ini, tujuan utama proses pembungkusan termasuk menghantar isyarat cip semikonduktor ke luar, dan benjolan yang terbentuk pada wafer adalah titik hubungan untuk menghantar isyarat input/output. Benjolan ini dibahagikan kepada kipas dan kipas. Bekas kipas berbentuk di dalam cip, dan kipas yang kedua berbentuk di luar julat cip. Kami memanggil isyarat input/output I/O (input/output), dan bilangan input/output dipanggil kiraan I/O. Kiraan I/O adalah asas penting untuk menentukan kaedah pembungkusan. Jika kiraan I/O adalah rendah, pembungkusan kipas digunakan. Oleh kerana saiz cip tidak berubah banyak selepas pembungkusan, proses ini juga dipanggil pembungkusan skala cip (CSP) atau pembungkusan skala cip peringkat wafer (WLCSP). Jika kiraan I/O adalah tinggi, pembungkusan kipas biasanya digunakan, dan lapisan pengagihan semula (RDL) diperlukan sebagai tambahan kepada benjolan untuk membolehkan penghalaan isyarat. Ini adalah "Pembungkusan Tahap Wafer Fan-Out (Fowlp)."

Pembungkusan 2.5D

Teknologi pembungkusan 2.5D boleh meletakkan dua atau lebih jenis cip ke dalam pakej tunggal sambil membenarkan isyarat untuk diarahkan secara lisan, yang boleh meningkatkan saiz dan prestasi pakej. Kaedah pembungkusan 2.5D yang paling banyak digunakan adalah untuk meletakkan memori dan cip logik ke dalam satu pakej melalui interposer silikon. Pembungkusan 2.5D memerlukan teknologi teras seperti melalui silikon vias (TSV), benjolan mikro, dan RDL yang halus.

Pembungkusan 3D

Teknologi pembungkusan 3D boleh meletakkan dua atau lebih jenis cip ke dalam pakej tunggal sambil membenarkan isyarat untuk dialihkan secara menegak. Teknologi ini sesuai untuk cip semikonduktor I/O yang lebih kecil dan lebih tinggi. TSV boleh digunakan untuk cip dengan jumlah I/O yang tinggi, dan ikatan wayar boleh digunakan untuk cip dengan jumlah I/O yang rendah, dan akhirnya membentuk sistem isyarat di mana cip diatur secara menegak. Teknologi teras yang diperlukan untuk pembungkusan 3D termasuk teknologi TSV dan mikro.

Setakat ini, lapan langkah pembuatan produk semikonduktor "pemprosesan wafer - pengoksidaan - fotolitografi - etching - pemendapan filem nipis - interkoneksi - ujian - pembungkusan" telah diperkenalkan sepenuhnya. Dari "pasir" hingga "cip", teknologi semikonduktor melakukan versi sebenar "Turning Stones menjadi Emas".

---

Vetek Semiconductor adalah pengeluar Cina profesionalTantalum Carbide Coating, Salutan Silicon Carbide, Grafit khas, Silicon Carbide CeramicsdanSeramik Semikonduktor Lain. Vetek Semiconductor komited untuk menyediakan penyelesaian lanjutan untuk pelbagai produk wafer SIC untuk industri semikonduktor.

Sekiranya anda berminat dengan produk di atas, sila hubungi kami secara langsung.  

Mob: +86-180 6922 0752

Whatsapp: +86 180 6922 0752

E -mel: anny@veteksemi.com